SEMICONDUCTOR DEVICE MEASURING METHOD

Patent number:

JP5166909

Publication date:

1993-07-02

Inventor

YAMAZAKI HIROSHI

Applicant

FUJITSU LTD

Classification:

- International:

G01R31/26; H01L21/66

- european:

Application number:

JP19910329365 19911213


Priority number(s):

JP19910329365 19911213

Report a data error here

Abstract of JP5166909

PURPOSE:To compute the thickness of an Si layer and the density of impurities by a method wherein the capacitance between a channel and a gate and the threshold voltages of a front gate and a back gate are measured in the state wherein a channel is formed only on the side of each oxide film on the front and back sides of the Si layer. CONSTITUTION:The thickness of an Si layer and the thickness of a front oxide film 5 are obtained by measuring the capacitance between diffusion layer and a from gate while the bias potential applied to the front gate and the back gate or a substrate 4 is being changed using a diffusion layer 2 as the reference potential. Also, the thickness of the Si layer 1 and the thickness of the front or back side oxide film is obtained by measuring the potential of each gate on the stront and back sides where a channel is formed on the side of the front oxides film of the Si layer by changing the bias potential to be applied to the first gate 3 and the back gate using the diffusion layer as the reference potential, and at the same time, the density of impurities on the Si layer is computed. The measuring method contributes to the evaluation of a method for manufacturing a semiconductor device and the analysis of its characteristics.



Data supplied from the esp@cenet clatabase - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-166909

(43)公開日 平成5年(1993)7月2日

(51)Int.Cl.		檢別記号	庁内整理番号	FI	技術表示箇所
H01L	21/66	P	8406~4M		
GOIR	31/26	J	9214-2G		
HOIL	21/66	, N	8406-4M		
		Q	8406-4M		

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号	特頭平3-329365	(71)出題人	000005223
(00) (UESH	平成3年(1991)12月19日		富士通株式会社 神奈川県川崎市中原区上小田中1015番地
(22)出願日	平成3年(1891/16月13日	(72)発明者	
			神奈川県川崎市中原区上小田中1015番地 富土通株式会社内
		(74)代理人	
		いわて埋入	升型工 光竹 貝一


(54)【発明の名称】 半導体装置の御定方法

(57)【要約】

【目的】 SOI MOS FET に関し、S1層の厚さと濃度を求めることを目的とする。

【様成】 1)拡散層2を基準電位とし、フロントゲート3とバックゲートまたは基板4 に印加するパイアス電位を変化させながら拡散層とフロントゲートの静電容量を測定することにより、Si層1の厚さとフロント酸化度5の厚さを求める、2)拡散層を基準電位とし、フロントゲートとバックゲートに印加するパイアス電位を変化させ、Si層のフロント酸化膜側にチャネルが形成されるフロントゲートの電位と、バックゲートの電位とを測定し、およびSi層のバック酸化膜6側にチャネルが形成されるフロントゲートの電位と、バックゲートの電位とを測定し、およびSi層のバック酸化膜6側にチャネルが形成されるフロントゲートの電位と、バックゲートの電位とを測定することにより、Si層の厚さおよびフロント酸化度あるいはバック酸化膜の厚さを求める、3)前記により求められたSi層とフロント酸化膜とバック酸化膜の厚さから、Si層の不純物濃度を求めるように様成する。

本発明の原理説明図



20

【簡求項1】 バックゲートまたは基板(4) 上にバックゲート酸化膜(6)、一導電型シリコン層(1)、フロント酸化膜(5)、フロントゲート(3) が順に積層され、該フロントゲート(3) の両側の該シリコン層(1) に形成された反対導電型拡散層(2) を有するSOI 構造のMOS 型半導体装置において、

該拡散層(2) を基準電位とし、該フロントゲート(3) と 該バックゲートまたは基板(4) に印加するバイアス電位 を変化させながら該拡散層(2) と該フロントゲート(3) 間の静電容量を測定することにより、該シリコン層(1) の厚さとフロント酸化膜(5) の厚さを求めることを特徴 とする半導体装置の測定方法。

【請求項2】 請求項1記載の半導体装置において、 該拡散層(2) を基準電位とし、酸フロントゲート(3) と 該バックゲートまたは基板(4) に印加するバイアス電位 を変化させ、該シリコン層(1) のフロント酸化膜側にチャネルが形成されるフロントゲート(3) の電位と、該バックゲートまたは基板(4) の電位とを測定し、および、 該シリコン層(1) のバック酸化膜側にチャネルが形成されるフロントゲート(3) の電位と、酸バックゲートまた は基板(4) の電位とを測定することにより、該シリコン 層(1) の厚さおよびフロント酸化膜(5) の厚さあるいは バック酸化膜(6) の厚さを求めることを特徴とする半導 体装置の測定方法。

【請求項3】 請求項1または2記載の半導体装置の測定方法により求められた設シリコン層(1) の厚さとフロント酸化膜(5) の厚さとバック酸化膜(6) の厚さから、酸シリコン層(1) の不純物濃度を求めることを特徴とする半導体装置の測定方法。

【発明の詳細な説明】

[0001]

【庭業上の利用分野】本発明は半導体装置の測定方法に係り、特にSOI(Silicon on Insulator) 基板に形成されたMOS 構造の半導体装置の半導体層厚むよび不純物濃度の測定方法に関する。

【0002】近年、半導体装置の高性能化の要求と伴い、SOI 基板を用いたMOS デバイスの開発が行われている。このデバイスは放射線耐性の向上、ラッチアップ効果の防止、相互コンダクタンスの向上等の利点がある。このデバイスの開発に際し、作製したデバイスの酸化膜厚、シリコン(Si)層厚および5i層内の不純物濃度を求めることは、作成方法の評価およびデバイス特性の解析に必要である。

[0003]

【従来の技術】従来のバルク基板に作成したMOS デバイ 導体装置の測定方法、あるいは3) スにおいては、ゲートと基板間の静電容量を測定すると とにより、フロント酸化膜厚むよび不純物濃度を求めて いた。測定される容量は、フロント酸化膜容量 Cox と空 乏度容量 Cox とを直列接続した値である。 Cox はゲート 50 装置の測定方法により達成される。

電圧に依存せずC。はゲート電圧に依存するため、容量のゲート電圧依存性を測定することにより、CoxとC。がわかり、従ってCoxよりフロント酸化膜厚が、C。より不純物濃度が求められる。

【0004】ところが、SOI 構造のMOS デバイスではバック酸化膜があるため、プロントゲートと共板間の容量は、バルク基板に作成したMOS デバイスでの容量と異なり、プロント酸化膜容量Coxxxを直列接続した値となる。 【0005】

[発明が解決しようとする課題)ところが、Si層が完全に空乏化する程度に薄い場合は空乏層容量C。が大きくなり、また、Si層厚およびフロント酸化膜厚に比べてバック酸化膜厚が大きい場合はバック酸化膜容量Cox-aが小さくなるため、測定されるゲートと基板間の容量は、ほぼバック酸化膜容量Cox-aと等しくなってしまう。【0006】このために、空乏層容量C。のゲート電圧依存性が精密に測定できずSi層の厚さおよび不純物濃度を求めることができなかった。本発明はSOI 構造のMOSデバイスにおいて、Si層が薄く、またはバック酸化膜が厚い場合でもSi層の厚さおよび不純物濃度を求めることができる測定方法を得ることを目的とする。

[0007] 【課題を解決するための手段】上記課題の解決は、1) バックゲートまたは基板(4)上にバックゲート酸化膜 (6) , 一導電型シリコン層(1) , フロント酸化膜(5) , フロントゲート(3) が順に積層され、酸フロントゲート (3) の両側の該シリコン層(1) に形成された反対導電型 拡散層(2) を有するSOI 構造のMOS 型半導体装置におい て、該拡散層(2) を基準電位とし、該フロントゲート (3) と該バックゲートまたは基板(4) に印加するバイア ス電位を変化させながら該拡散層(2) と該フロントゲー ト(3) 間の静電容量を測定することにより、該シリコン 居(1) の厚さとフロント酸化膜(5) の厚さを求める半導 体装置の測定方法、あるいは2)前記1)記載の半導体 装置において、該拡散層(2) を基準電位とし、該フロン トゲート(3) と該バックゲートまたは基板(4) に印加す るパイアス電位を変化させ、酸シリコン層(1) のフロン ト酸化膜側にチャネルが形成されるフロントゲート(3) の電位と、該バックゲートまたは基板(4)の電位とを測 定し、および、 該シリコン層(1) のバック酸化膜側にチ +ネルが形成されるフロントゲート(3) の電位と, 該バ ックゲートまたは基板 (4) の電位とを測定することに より、該シリコン層(1)の厚さおよびフロント酸化膜 (5) の厚さあるいはバック酸化膜(6) の厚さを求める半 導体装置の測定方法,あるいは3)前記1)または2) 記載の測定方法により求められた餃シリコン層(1)の厚 さとフロント酸化膜(5) の厚さとバック酸化膜(6) の厚 さから、酸シリコン屋(1)の不純物濃度を求める半導体

1

[0008]

【作用】図1(A)(B) は本発明の原理説明図である。図 1(A) は容量測定の説明図,図1(B) はドレイン電流測 定の説明図である。

3

【0008】図において、1はチャネル形成領域でSi 層、2はソースドレイン領域で拡散層、2-a はドレイ ン, 2-b はソース, 3はフロントゲート, 4はバックゲ ートまたは基板、5はフロント酸化膜、6はバック酸化 膜、7はフロントゲート3の電位を変化させるフロント ゲート電圧源、8はバックゲートまたは基板4の電位を 10 1が完全に空乏化しておれば、Si層1の厚さt,は空乏 変化させるバックゲートまたは基板電圧源、8はSi層 1 に形成されたチャネルとフロントゲート3間の容量を測 定する容量計C, 10はドレイン2-a に電位を与えるため の電圧源、11はドレイン電流を測定する電流計Aであ

【OOlO】Si層lのバック酸化膜側のみにチャネルが 形成された状態で測定される容量C。はフロント酸化膜 Cox-Fと空芝層容量C。が直列接続された値である。ま たSi層1のフロント酸化膜側のみにチャネルが形成され た状態で測定される容量C, はフロント酸化膜Cox.fの 20 【数1】

* 【0011】 したがって、C、とC、を測定すれば、次 式よりCox-rとC。が得られる。

C - C .

$$C_0 = (C_1^{-1} - C_1^{-1})^{-1}$$

Coxtoの値より次式を用いてフロント酸化膜厚toxtoが 得られる。

[0012] tox. = Coz. / Eox

ここで、εοχは酸化膜の誘電率である。C,の測定にお いて、形成されたチャネル層の厚さが十分薄くかつSi層 層の厚さに等しいと考えられ次式より求められる。

[0013] $t_{si} = C_0 / \varepsilon_{si}$

ことで、ε,,はSiの誘電率である。このようにして、本 測定法ではC、とC、を測定するととにより、フロント 酸化膜厚tox-FとSi層の厚さt,Fが求められる。

【0014】Si層1内の不純物分布が一様であり、完全 に空乏化した状態では、Si層 1 のフロント酸化膜侧界面 の電位V, は(1) 式で示される。

[0015]

$$V_{F} = \frac{1}{t_{\text{OX}-F} + \frac{\varepsilon_{\text{OX}}}{\varepsilon_{\text{SI}}} t_{\text{SI}} + t_{\text{OX}-S}} \left(t_{\text{OX}-B} + \frac{\varepsilon_{\text{OX}}}{\varepsilon_{\text{SI}}} t_{\text{SI}} \right) \left(V_{\text{O}-F} - \Phi_{\text{N}-F}} + \Phi_{\text{S}} \right)$$

$$+ t_{\text{OX}-F} \left(V_{\text{O}-B} - \Phi_{\text{N}-B}} + \Phi_{\text{S}} \right) + \frac{qN}{2\varepsilon_{\text{OX}}} t_{\text{SI}} t_{\text{OX}-F} \left(\frac{\varepsilon_{\text{OX}}}{\varepsilon_{\text{SI}}} t_{\text{SI}} + 2t_{\text{OX}-B}} \right)$$

$$\left(1 \right)$$

【0016】また、Si層1のバック酸化膜側界面の電位 **※**[0017] V. は(2) 式で示される。

$$V_{s} = \frac{1}{t_{ox-s} + \frac{\varepsilon_{ox}}{t_{si} + t_{ox-s}}} \left(t_{ox-s} + \frac{\varepsilon_{ox}}{\varepsilon_{si}} t_{si} \right) \left(V_{c-s} - \phi_{N-s} + \phi_{s} \right)$$

$$+ t_{OX-8} (V_{G-F} - \Phi_{N-F} + \Phi_{E}) + \frac{qN}{2\varepsilon_{OX}} t_{Si} t_{OX-E} (\frac{\varepsilon_{OX}}{\varepsilon_{Si}} t_{Si} + 2t_{OX-F})$$

[0018] CCで、tox-。はバック酸化膜厚、Ve-F はフロントゲート3の電位。 V... はバックゲートまた は基板4の電位、中。はSi層1の仕事関数、中u.,はフ ロントゲート3の仕事関数、中山山 はバックゲートまた は基板4の仕事関数、 a はSi層1内の不純物イオンの電 荷、NはSi唇1内の不純物濃度である。

【0019】Si層1のフロント酸化膜側にチャネルがわ ずかに形成された状態でのV。は、V。、、、V。、、に依 らず一定であるから、との状態では(3) に示される値は 一定となる。

[0020]

【数3】

$$(t_{0x-2} + \frac{\varepsilon_{0x}}{\varepsilon_{3i}} t_{si}) (V_{0-5} - \Phi_{H-F} + \Phi_{s}) + t_{0x-F} (V_{0-3} - \Phi_{H-2} + \Phi_{s})$$

【0021】したがって、この状態でのV。-,のV。-, * [0022] 依存性を測定するととにより(4) 式が得られる。 【数4】

$$\frac{d \quad V_{G-F}}{d \quad V_{G-B}} = \frac{t_{0X-F}}{t_{0X-B} + \frac{c_{11X}}{c_{12X}} t_{31}}$$

【0023】同様にSH層1のバック酸化膜側にチャネル **% [0024]** がわずかに形成された状態では(5)に示される値が一定 となる。

$$t_{0x-8} (V_{0-7} - \Phi_{N-7} + \Phi_S) + (t_{0x-7} + \frac{\epsilon_{0x}}{\epsilon_{Si}} t_{xi}) (V_{6-8} - \Phi_{N-8} + \Phi_S)$$

【0025】したがって、との状態でのV。-・のV。-**★**[0026] ★20 【数6】 依存性を測定することにより(6) 式が得られる。

$$\frac{d V_{6-P}}{d V_{6-R}} = -\frac{t_{0x-P} + c_{x_1}}{t_{0x-1}}$$
 (6)

【0027】(4) 式と(6) 式より、フロント酸化膜厚t ox.,が既に分かっておれば、Si層の厚さも,,とバック酸 化膜厚tox-eが求まる。すなわち、フロント酸化膜側に チャネルがわずかに形成された状態と、バック酸化膜側 にチャネルがわずかに形成された状態で、Vale のV c.。依存性を測定するととにより、tox-rが既知なら ば、t,,とtox-aが求まる。

【0028】V₆₋, のV₆₋。依存性は、例えば、V₆₋。 を固定した状態でV。、、を変化させ、チャネルとフロン☆

į

☆トゲート間の容量、またはドレイン電流が立ち上がり始 めるV。こより求まる。

【0029】Si層1のフロント酸化膜側界面にわずかに チャネルが形成された状態でのV、と、バック酸化膜側 界面にわずかにチャネルが形成された状態でのV。は等 30 しいので。(1) 式と(2) 式より次の(7) 式が得られ。Si 階1の不純物濃度Nが求まる。

[0030] 【数7】

$$N = \frac{2\varepsilon_{si}}{q t_{si}^{2} (t_{ex-e} - t_{ex-f})} \left(t_{ex-e} + \frac{\varepsilon_{ex}}{\varepsilon_{si}} t_{ei}\right) V_{e-f}^{f} + t_{ex-f} V_{e-g}^{f}$$

$$-t_{0X-y}V_{0-F}^{2}-(t_{0X-F}+\frac{\varepsilon_{0X}}{\varepsilon_{31}}t_{51})V_{0-9}^{2}+\frac{\varepsilon_{0X}}{\varepsilon_{51}}t_{51}(\Phi_{H-3}-\Phi_{H-F})$$

. (7)

【0031】 CCで、 Ver, ' とVe-。' はSI層1のフ ロント酸化膜側界面にわずかにチャネルが形成された状 態でのフロントゲート3の電位とバックゲートまたは基 板4の電位であり、V_{c-}。 とV_{c-}。 はSi膳1のバッ ク酸化膜側界面にわずかにチャネルが形成された状態で のフロントゲート3の電位とバックゲートまたは基板4 50 【0033】

の電位である。

【0032】(7) 式より、フロントゲート3の仕事関数 Филя . バックゲートまたは基板4の仕事関数Фила が 分かっていれば、上述の方法で求めたtox-,とtox-,と ts」とより不純物濃度Nが求まる。

7

【実施例】実施例として、n チャネルMOS FET の測定について説明する。 測定したMOSFET ではフロントゲート 3 および拡散層 2 は n 型、5 i層 1 は p 型、基板 4 は p 型である。

 $\{0034\}$ チャネルとフロントゲート間の容量CのV。-, 依存性を図2に示す。この図は、ゲート長L=ゲート幅W= 500μ mで、 V_{e-a} が25 Vと -25 Vの場合を示している。

【0035】図2より、C, =50~55nF/cm², C, =93.72 nF/cm²であり、これより

tox_, = 36.9 nm

t_{s1} = 78~97 nm

が得られる。

【0038】次に、ドレイン電流の測定結果から得られた相互コンダクタンスG。のV。。依存性を図3に示す。この図は、ゲート長L=ゲート幅W=20µmで、V。。 が20 Vと-20 Vの場合を示している。

【0037】図2で、Cが0から立ち上がるV_{e-}、および図3でG。が0から立ち上がるV_{e-}、のV_{e-}。依存性を図4に示す。図4の左側の直線はSi層1のフロント界 20面側にわずかにチャネルが形成された状態を示しており、右側の直線はSi層1のバック界面側にわずかにチャネルが形成された状態を示している。


【0038】 これらの直線の傾きおよび(4) 式,(6)式とより.

tox-,=0.0679[(tox-s+ts, eox/es,)]
tox-s=0.130 [(tox-s+ts, eox/es,)]
となり、すでに求められたtox-,=36.9 nm を用いる
と、tox-s=514 nmとts,=90 nm が得られる。
【0039】また、フロントゲート3の不純物濃度が 1 30 ×10³² cm⁻³であり、基板4の不純物濃度が 1×10³³であるととより、中₈₋₈ ー中₈₋₇ = 0.78 Vであり、(7)

式より N= 3.6×10° cm ' が得られる。

【図2】

チャネルとフロントゲート間の容量Cの V←F依存柱を示す図



* [0040]

【発明の効果】本発明によれば、SOI 横造のMOS デバイスにおいて、SI層のフロント酸化膜側のみにチャネルが形成された状態とバック酸化膜側のみにチャネルが形成された状態でのチャネルとゲート間の容置、およびフロントゲートとバックゲート(または基板)のしきい値電圧を測定することにより、SI層の厚さおよび不純物機度を求めることができ、半導体装置の作成方法の評価および特性の解析に寄与することができた。

10 【図面の簡単な説明】

【図1】 本発明の原理説明図

【図2】 チャネルとフロントゲート間の容量CのV 。 依存性を示す図

【図3】 ドレイン電流の測定結果から得られた相互コンダクタンスG。のV。- , 依存性を示す図

【図4】 Cが0から立ち上がるV₆₋, およびG₈ が0 から立ち上がるV₆₋, のV₆₋₈ 依存性を示す図 【符号の説明】

1 チャネル形成領域で5i層

20 2 ソースドレイン領域で拡散層

2-a ドレイン

2-b ソース

3 フロントゲート

4 バックゲートまたは基板

5 フロント酸化膜

6 バック酸化膜

7 フロントゲート3の電位を変化させるフロントゲート電圧源

8 バックゲートまたは基板4の電位を変化させるバッ クゲートまたは基板電圧源


9 Si層1に形成されたチャネルとフロントゲート3間の容量を測定する容量計C

10 ドレイン2-a に電位を与えるための電圧源

11 ドレイン電流を測定する電流計A


[図3]

ドレイン電流の測定結果から得られた相互コンダフタンスGmの Verr-依存度を示す図



[図1]

本発明の原理説明図



[図4]

Cか70から立ち上がるVe+およびGmが0から立ち上がる Va-+ NVe-o株存在生を分す図

